| FPGA项目实战系列课程－－(系列六)FPGA数字信号处理设计 |
课程目标 |
| 针对Altera和Xilinx的数字信号处理解决方案进行培训。了解基于FPGA的数字信号处理系统体系结构及系统开发流程，掌握基于FPGA的数字信号处理算法设计及调试验证技术 |
|
班级规模及环境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限5人，多余人员安排到下一期进行。 |
|
上课时间和上课地点 |
上课地点：【【上海总部】：同济大学(沪西)/星河世纪广场(11号线上海西站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院
【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：凯盟大厦(新华路) 【成都分部】：四威大厦(泰安里营门口路)
近开课时间(周末班/连续班/晚班）：FPGA数字开班时间：2012年7月8日.... |
|
学时和学费 |
◆课时：共8天，64个学时
◆外地学员：代理安排食宿（需提前预定）
☆合格学员免费颁发相关资格证书，提升您的职业资质
作为早专注于嵌入式培训的专业机构，曙海嵌入式提供的证书得到本行业的广泛认
可，学员的能力得到大家的认同。
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
|
新优惠 |
|
◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠 。注意：在读学生凭学生证，即使一个人也优惠500元。 |
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后免费提供一个月的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 |
|
课程大纲
|
第一阶段 |
第一阶段首先介绍数字信号处理的基本概念，其次对数字信号处理的两种解决方案进行分析和对比，重点讲述常用数字信号处理模块的FPGA实现，通过硬件描述语言对这些模块的描述和验证，帮助学员加深对算法硬件实现的认识。通过对Matlab和Simulink使用方法的简要介绍，帮助学员掌握重要的数字信号处理工具的使用方法。后对[Altera]/[Xilinx]的数字运算IP核进行介绍及实践。 |
1.
数字信号处理基本概念
1.1 信号的表示与数字化
1.2 数的表示
1.3 采样原理
1.4 傅里叶变换
1.5 滤波器
【AD接口专题：AD与FPGA接口】
2. 数字信号处理解决方案及设计流程
2.1 传统的DSP处理器解决方案
2.2 基于FPGA的解决方案
2.3 基于FPGA+DSP解决方案
【DSP接口专题：TI DSP与FPGA接口】
【高速互联专题：FPGA中的SERDES】
【C to HDL专题：ImpulseC解决方案】
3. 常用数字信号处理模块的FPGA实现
3.1 加减乘除的FPGA实现
3.2 DDS的FPGA实现
3.3 FFT的FPGA实现
3.4 Cordic的FPGA实现
3.5 滤波器的FPGA实现 |
【实验】
1. Matlab与Simulink工具箱使用实践
1.1 Matlab基础
1.2 M文件：脚本与函数
1.3 Simulink基础
1.4 Simulink建模
2. [Altera]/[Xilinx]中典型数字信号处理IP使用实践
2.1 滤波器IP核：FIR
2.2 变换IP核：FFT
2.3 调制IP核：DDS
2.4 编码IP核：CORDIC，8b/10b
2.5 纠错IP核：Viterbi |
第二阶段 |
| 在第二阶段，重点介绍[Altera
DSP Builder]/[Xilinx System Generator]的相关内容，包括设计流程、常用IP模块介绍及使用方法，在Simulink中搭建层次化的算法结构。讲解利用ModelSim进行协同仿真的方法，利用[SignalTap]
/[ChipScope]进行软硬件协调测试手段。 |
1.
[Altera]/[Xilinx]的DSP解决方案及设计流程
2. [Altera]/[Xilinx]FPGA的DSP资源
3. [DSP Builder]/[System Generator]常用IP核
4. [DSP Builder]/[System Generator]仿真
5. [DSP Builder]/[System Generator]的软硬件协调测试
【通信中的数字信号处理专题】
【多媒体信号处理专题】 |
【实验】
1. [DSP Builder]/[System Generator]工具箱使用方法
1.1 构建第一个[DSP Builder]/[System
Generator]系统
1.2 层次化设计及系统构建方法
1.3 常用IP模块及设计要点
2. 仿真及调试实践
2.1 DDS信号源设计与Modelsim仿真
2.2 [SignalTap]/[ChipScope]调试实践
2.3 [DSP Builder 与Quartus II]/[System
Generator与ISE]的接口
【Accel DSP专题】开发流程、工具链、操作实践
|
|
首 页 
