嵌入式Linux就业班马上开课了 详情点击这儿

 
上海报名热线:021-51875830
北京报名热线:010-51292078
深圳报名热线:0755-61280252
南京报名热线:4008699035
武汉报名热线:027-50767718
成都报名热线:028-68802075 61787181
研发与生产 脱产就业培训基地
3G通信 企业培训 
  首 页   课程介绍   培训报名  企业培训   付款方式   讲师介绍   学员评价   关于我们   VIP专区  承接项目 开发板商城  论坛
嵌入式协处理器--FPGA
FPGA项目实战系列课程----
嵌入式OS--3G手机操作系统
嵌入式协处理器--DSP
手机/网络/动漫游戏开发
嵌入式OS-Linux
嵌入式CPU--ARM
嵌入式OS--WinCE
单片机培训
嵌入式硬件设计
Altium Designer Layout高速硬件设计
嵌入式OS--VxWorks
PowerPC嵌入式系统/编译器优化
PLC编程/变频器/数控/人机界面 
开发语言/数据库/软硬件测试
3G手机软件测试、硬件测试
云计算、物联网
开源操作系统Tigy OS开发
小型机系统管理
其他类
WEB在线客服
武汉、南京在线WEB客服
点击这里给我发消息  
QQ客服一
点击这里给我发消息  
QQ客服二
点击这里给我发消息
QQ客服三
公益培训通知与资料下载
企业招聘与人才推荐(免费)

合作企业新人才需求公告

◆招人、应聘、人才合作
请访问曙海旗下网站---

电子人才网
www.morning-sea.com.cn
合作伙伴与授权机构
现代化的多媒体教室
曙海集团招聘启示
曙海动态
邮件列表
 
   课程目标

  本课程通过大量的实际电路设计,使得学员可以在较短时间内具备电路板设计的全面能力。

   培养对象

        对电路原理知识有一定了解,有过单片机或相关电路设计经验的工程师,企业硬件设计部门负责人。

   班级规模及环境

        为了保证培训效果,增加互动环节,我们坚持小班授课,每期报名人数限5人,多余人员安排到下一期进行。

   质量保障

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、培训结束后免费提供一个月的技术支持,充分保证培训后出效果;
        3、培训合格学员可享受免费推荐就业机会。

   教学时间,教学地点
            上课地点:【【上海总部】:同济大学(沪西)/星河世纪广场(11号线上海西站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:凯盟大厦(新华路) 【成都分部】:四威大厦(泰安里营门口路)
            近开课时间(周末班/连续班/晚班):PCB Layout班开课:2012年8月26日.........
   学时
  课时: 共8天,每天8学时,总计64学时

        ◆外地学员:代理安排食宿(需提前预定)
        ☆合格学员免费颁发相关资格证书,提升您的职业资质
        作为早专注于嵌入式培训的专业机构,曙海嵌入式提供的证书得到本行业的广泛认
        可,学员的能力得到大家的认同

        ☆合格学员免费推荐工作
        ★实验设备请点击这儿查看★
   师资团队

【李老师】

8年来一直从事FPGA数字电路设计,高速DSP软硬件的开发,高速PCB,Layout设计经验非常丰富。
精通Allegro cadence和candence SPECCTRAQuest等信号完整性仿真,精通高速PCB SI仿真、Altium Designer以及PADS工具 。成功开发了多个高速DSP和FPGA结合的高难度项目。

【黄老师】

有9年的FPGA和DSP系统硬件开发经验,5年视频和图像处理领域的高速DSP系统硬、软件和FPGA系统的设计和开发经验,高速系统设计经验非常丰富,精通Allegro cadence和candence SPECCTRAQuest等信号完整性仿真,精通高速PCB SI仿真工具以及PADS,Altium Designer等PCB设计工具。
      
更多师资力量请见曙海师资团队

   课程进度安排
课程大纲

第一阶段-原理图设计

1. 绘制电路原理图
1.1. 绘制电路原理图的原则及步骤
1.2. 对原理图的操作
1.3. 对元器件的操作
1.4. 绘制电路原理图
1.5. 电路原理图绘制的相关技巧
1.6. 实例介绍
1.7. 编译项目及查错
1.8. 生成原理图网络表文件
1.9. 生成和输出各种报表和文件

2. 原理图元器件库管理

2.1 绘制元器件
2.2 库文件输出报表

3. 电路原理图绘制的优化方法
3.1 使用网络标号进行电路原理图绘制的优化
3.2 使用端口进行电路原理图绘制的优化
3.3 使用自上而下的层次电路设计方法优化绘制
3.4 使用自下而上的层次电路设计方法优化绘制
3.5 层次设计电路的特点
3.6 在电路中标注元件其他相关参数优化绘制
3.7 使用画图工具栏在电路中标注输入/输出信号

第二阶段-PCB板设计

4. PCB设计
4.1 创建pcb文件
4.2 pcb设计环境
4.3 元器件在altium designer中的验证
4.4 制作元件封装
4.5 规划电路板及参数设置
4.6 设置工作层
4.7 设置网格及图纸页面
4.8 设置工作层面的颜色及显示
4.9 设置系统环境参数
4.10 载入网络表

5. 元件布局、布线
5.1 手动布局
5.2 自动布局
5.3 密度分析
5.4 三维预览
5.5 pcb布线

6. pcb的输出
6.1 pcb报表输出
6.2 创建gerber文件
6.3 创建钻孔文件
6.4 用户向pcb加工厂商提交的信息
6.5 pcb和原理图的交叉探针
6.6 智能pdf向导

第三阶段-电磁兼容的电路板设(高级设计)
7. 滤波与屏蔽
7.1 滤波器件
7.2 旁路、滤波电容
7.3 额定电压
7.4 绝缘电阻及漏电流
7.5 谐振频率
7.6 电容选择的要点
7.7 pcb板上电容的应用
7.8 滤波电路的设计
7.9 屏蔽
7.9.1屏蔽的原理
7.9.2屏蔽的规则
7.9.3设备孔的屏蔽

8. 电源完整性设计
8.1电源噪声分析
8.1.1噪声问题与分析
8.1.2同步开关噪声
8.2电路去耦
8.2.1去耦电容的配置原则
8.2.2电容选择
8.3电容组合的选择
8.4电容在设计中的注意事项
8.5电容的摆放
8.6回路设计
8.6.1小环路设计173
8.6.2小化ssn174

9. 信号完整性分析
9.1信号完整性问题
9.1.1典型si问题
9.1.2si产生的因素
9.1.3电气封装中的
9.2si分析
9.2.1设计流程中的si分析
9.2.2si分析原则
9.3电路设计中的si问题
9.3.1上升时间与si的关系
9.3.2传输线效应、反射及串扰
9.3.3电源/地噪声
9.4si解决措施
9.4.1隔离
9.4.2阻抗匹配
9.4.3内电层与分割
9.4.4信号布线
9.4.5串扰
9.4.6电源退耦
9.5信号完整性小化原则
9.5.1串扰小化
9.5.2减小轨道塌陷
9.5.3网络中信号质量问题的小化
9.5.4减小电磁干扰

10. 无线通信pcb设计与电磁兼容
10.1板材
10.1.1普通板材
10.1.2射频专用板材
10.2隔离与屏蔽
10.2.1器件布局
10.2.2隔离
10.2.3屏蔽
10.3滤波
10.3.1电源的滤波
10.3.2线路的滤波
10.4接地
10.4.1就近接地
10.4.2大面积接地
10.4.3地平面的分布
10.4.4射频接地
10.4.5接地应注意的问题
10.5布线
10.5.1阻抗
10.5.2转角
10.5.3微带线布线
10.5.4微带线耦合
10.5.5微带线功分器
10.5.6带状线布线
10.5.7信号线处理
10.5.8其他设计考虑
10.6射频设计实例
10.6.1系统结构
10.6.2无线终端硬件设计
10.6.3pcb板的抗干扰设计

第四阶段-FPGA设计实战
11. FPGA设计实例
11.1 创建FPGA项目
11.1.1 从【Fies】面板中创建FPGA项目
11.1.2 从主页(Home)中创建FPGA项目
11.1.3 从主菜单中创建FPGA项目
11.2 VHDL语言设计单元电路实例
11.2.1 为项目添加VHDL文件
11.2.2 编辑VHDL文件
11.2.3 根据VHDL文件创建原理图元件符号
11.2.4 为新创建的原理图元件命名
11.2.5 为项目添加原理图文件
11.2.6 新创建元件的放置方法
11.3 FPGA项目设计实例
11.3.1 创建项目
11.3.2 为项目添加已有文件
11.3.3 BCD计数器项目文件内容
11.3.4 创建项目的VHDL元件库
11.3.5 编译库文件
11.3.6 创建项目元件库
11.3.7 编辑项目原理图
11.3.8 根据VHDL创建图纸符号
11.3.9 放置导线、总线和网络标签
11.4 创建VHDL测试平台
11.11.1 创建项目的VHDL程序
11.11.2 创建VHDL测试平台
11.5 设计项目仿真
11.5.1 仿真参数设置
11.5.2 仿真初始化
11.5.3设置断点
11.5.4 运行仿真

12. FPGA综合布线设计实例
12.1 打开项目
12.2 创建约束文件
12.2.1 为项目添加约束文件
12.2.2 选择FPGA芯片
12.2.3 添加端口约束
12.2.4 添加信号约束
12.3 添加管脚配置
12.4 项目结构文件
12.5 编译和综合
12.5.1 启动LiveDesign设计环境
12.5.2 设定硬件芯片
12.5.3 第三方开发工具的挂接
12.5.4 编译项目进程(Compile)
12.5.5 项目综合进程(Synthesize)
12.6 布局布线进程(Build)
12.6.1 转换设计【Translate Design】
12.6.2 映射【Map Design Tb FPGA】
12.6.3 布局与布线【Place and Route】
12.6.4 时序分析【Timing Analysis】
12.6.5 创建Bit文件【Make Bit File】
12.7 下载Bit文件

13. 嵌入式系统设计
13.1 嵌入式系统简介
13.1.1 嵌入式系统的定义
13.1.2 Altium Designer嵌入式系统设计简介
13.1.3 Altium Designer嵌入式系统设计步骤
13.1.4 Altium Designer嵌入式系统设计基本知识
13.2 创建一个新的FPGA项目
13.3 绘制原理图
13.3.1 检索元件及添加元件库
13.3.2 放置元件
13.3.3 放置导线、总线和总线连接器
13.3.4 放置电源端口
13.3.5 元件自动标识
13.3.6 放置忽略ERC检查指示符
13.4 创建嵌入式软件项目
13.11.1 创建嵌入式软件项目
13.11.2 编写c语言程序
13.5 设置嵌入式软件项目选项参数
13.6 设置项目间的关联属性
13.6.1 设置处理器属性
13.6.2 建立项目关联体系
13.7 为项目添加配置
13.8 编译项目产生的文件简介
13.9 下载验证设计

第五阶段-电脑主板设计实战
电脑主板设计主要内容有:
1.电脑功能方框图培训。
2.元件库建立管理
3.电脑原理图设计
4.电脑PCB叠层结构、阻抗控制介绍
5.电脑PCB布局以及布线设计
6.电脑EMC设计
7.电脑PCB设计实例
 
版权所有:曙海信息网络科技有限公司 copyright 2000-2010
 
上海总部

地址:上海市真北路2500号星河世纪广场A座1904
(地铁11号线上海西站4号出口,家乐福桃浦路店旁)
邮编:200062
热线:021-51875830 32300767
传真:021-32300767
业务手机:15921673576/13918613812
E-mail:officeoffice@126.com
客服QQ: shuhaipeixun
北京分中心

地址:北京市昌平区沙河南街11号312室
(地铁昌平线沙河站B出口) 邮编:102200 行走路线:请点击这查看
热线:010-51292078 57292751
传真:010-51292078
业务手机:13661044276 15313032557
E-mail:officeoffice@126.com
客服QQ:1243285887
深圳分中心

地址:深圳市罗湖区桂园路2号电影大厦A座1816
(地铁一号线大剧院站D出口旁,桂园路和解放路交叉口,近地王大厦)
热线:0755-61280252 25912501
传真:0755-25912501
业务手机:13640932289
邮编:518001
信箱:qianru2@51qianru.cn
客服QQ:2472106501
南京分中心

地址:江苏省南京市栖霞区和燕路251号金港大厦B座2201室
(地铁一号线迈皋桥站1号出口旁,近南京火车站)
热线:4008699035
传真:025-84611061
业务手机:13851400109
邮编:210046
信箱:qianru3@51qianru.cn
客服QQ:1325341129
 
成都分中心

地址:四川省成都市金牛区泰安里营门口路88号四威大厦1幢302 邮编:610031
热线:028-68802075 61787181 业务手机:18982211962 传真:028-68802075
客服QQ:1325341129 E-mail:qianru4@51qianru.cn

武汉分中心

地址:湖北省武汉市江汉区新华路139号凯盟大厦401 邮编:430022
热线:027-50767718 业务手机:13657236279 传真:027-50767718
客服微信:shuhaipeixun E-mail:qianru5@51qianru.cn

双休日、节假日及晚上可致电值班电话:021-51875830 值班手机:15921673576/13918613812


备案号:沪ICP备05030316号

.(2011年11月5日)................................................................................