系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。

早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可擦除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。随着集成电路制造技术的进步，集成电路向大规模、高密度、高速度的方向发展，电子系统的设计愈来愈复杂，人们希望运用计算机强大的运算能力来协助人们设计电路和分析电路.

电子设计自动化及计算机辅助设计（CAD） 工具应运而生，它们使得数字电路的设计进入了高层次设计的新时代——采用硬件描述语言设计数字电路与系统。
不久提出了一种新的硬件描述语言——VHDL（VHSIC Hardware Description Language）。提出这个语言的目标只是使电路文本化成为标准，目的是为了使文本描述的电路设计能够为其他人所理解，同时也可以作为一种模型语言并能采用软件进行仿真。
开发小组的任务就是提出语言版本和软件开发环境。IEEE 标准化组织开始讨论VHDL语言标准，同时成立了一个VHDL标准化小组，IEEE公布了VHDL的第一个工业标准版本并宣布实施，即IEEE 1076标准。Milstd454规定所有为美国国防部设计的ASIC产品必须采用VHDL来进行描述

由于结构的限制，它们只能完成简单的数字逻辑功能其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。

这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。 PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术,经过几年的修订和扩展，IEEE公布了VHDL的新版本IEEE1164，IEEE1076.3成为VHDL的综合标准。